主页 > bt365体育在线投注 > CPU核心架构差异研究
2019年02月01日

CPU核心架构差异研究

图1:MCU系列TIConcerto的是周围的浮点DSP内核的ARM Cortex-M3内核的组合,基于该公司的C2000系列架构。
MCU与微处理器性能的关系
MCU和微处理器领域似乎在高水平相邻。
例如,在比较16位MCU和32位MCU时,可以在许多应用程序中叠加选项。
但这是错误的。
让我们深入挖掘并找出原因。
从某种意义上说,MCU和微处理器在性能方面非常相似。
让我们考虑EEMBC(嵌入式微处理器基准协会)发布的CoreMark基准测试。
具体来说,让我们解释CoreMark / Mhz得分,消除比较时钟速度。
飞思卡尔Kinetis MCU的公布分数为2。
05至2
95年
我是
MX 5系列的公布得分为2。
28比2。
45
凯内蒂斯和我。
MX5的性能类似于Kinetis的性能,并且在每MHz都占主导地位。
我们当然知道。
由于时钟速度,MX 5也更快。
在我身上
在MX产品组合中,最大时钟速度为400 MHz?1。
2 GHz
飞思卡尔宣布计划推出200 MHz设备,但最快的Kinetis处理器工作频率为150 MHz。
让我们根据图像的时钟速度重新考虑CoreMark得分。
工作频率为800 MHz。
MX 5的得分为1964,但150 MHz MCU的最高Kinetis得分为427。
时钟速度差异
事实上,由于时钟速度的原因,由于各种原因,MCU和微处理器性能仍然存在很大差距。
最大时钟速度取决于制造工艺和CPU微体系结构。
我们都知道,如果制造商推动摩尔定律关于更精确的工艺几何,那么时钟速度将会提高。
MCU始终处于上一个过程中。
C2000 IT营销经理SangminChon说:“在MCU中,它总是落后于多个节点。
Chon指出,MCU通常在对环境更加困难的应用中实现,例如比微处理器更高温度的应用。
有了这个事实,MCU制造商依赖于更强大和更保守的工艺节点。
现在考虑???? ??????的某些部分,它将控制MCU的速度。
深管是提高微处理器时钟速度的重要功能。
一些微处理器使用超过20个级别。
最新趋势超过10个级别,MCU一般取决于3到5个步骤。
现在我们看到了一点点差异。
飞思卡尔最快的PowerPCMCU基于4级e300内核。
MPC 6x和MPC 7x微处理器基于7级e600内核。
从理论上讲,e300内核的工作频率为667 MHz,而e 600的工作频率为1。
8 GHz
管道不是唯一的触发因素,但这是一个重要因素。
当然,MCU设计人员可以增加管道的深度,但这样做会违反许多常见的MCU功能。
例如,考虑中断响应。
由于在中断上下文后需要CPU重新加载管道,因此有许多周期不能完成指令。
与微处理器相比,MCU在时钟速度方面已经不利。结果,管道再充电过程导致长管道出现不可接受的延迟。
长管也会影响硅的占位面积,芯片尺寸直接影响成本。
微处理器市场正试图接受更高的价格以获得更好的性能,而在大多数基于MCU的系统中,成本仍然是一个大问题。
内存注意事项
继续比较与微处理器相关的MCU中的内存情况和应用程序中内存实现的影响。
集成存储器始终是MCU领域的决定性原则,其历史可以追溯到最古老的产品,如8051。
它最初由英特尔设计,至今仍然很受欢迎,并且被许多制造商销售。
IT Chon说:
“川川说,在大多数应用中,设计团队通过对内存的要求也补充说,想选择MCU或MPU。”大多数基于MCU的设计将取决于内置闪存来存储代码是的。
顶级IT ARMMCU,Stellaris 9000系列集成了512 KB的闪存(图2)。
有一个内置的是目前市售的兆字节数MCU的闪存,但很显然的是,应用MCU的规模有限的处理能力。